RigorDRC设计规则检查签核软件
RigorDRC是一款全面DRC(Design Rule Check)设计规则检查软件,支持互连线,单元的设计规则检查,支持先进工艺节点的能力,运行效率高于国外同类工具,更适宜于处理超大规模的版图,包含友好的图形界面工具,便于设计者快速修复发现设计违例之处。
RigorEMIR电源完整性分析签核软件
RigorEMIR是采用现代计算架构,面向超大规模数字电路设计,提供signoff精度的功率,IR, EM等分析的电源可靠性解决方案。具备自主知识产权的高性能求解,分布式计算架构,多物理模型仿真,结合RigorTime引擎,覆盖从RTL到门级,全芯片,封装的电源完整性分析,包括静态/动态EM/IR分析,并为用户提供简洁友好的可视化诊断界面,助力设计者提早发现设计可能的隐患,快速高效定位并修复。
RigorTime静态时序分析签核软件
RigorTime是一款全方位静态时序分析产品,旨在解决最先进的时序要求,包括信号完整性(SI)分析、基于路径的分析(PBA)、片上变化(LVF、OCV)、多模和多角分析(MMMC)、层次化分析等。RigorTime不仅仅是一个分析工具,它还与Rigor系统深度集成。通过灵活的脚本语言,将时序签核与设计流程紧密结合,加快整个设计流程的时间收敛速度,大大提高设计收敛效率。